Éditeur : Srinivasan Venkataramanan

Durée du cours :

->

Langue du cours : Anglais

La description

SystemVerilog est le langage le plus adopté pour concevoir et vérifier des circuits intégrés complexes. IEEE 1800 LRM définit la norme en détail. L’une des principales caractéristiques de SystemVerilog est les interfaces – un élément clé commun aux concepteurs RTL et aux ingénieurs de vérification. Dans ce cours, vous apprendrez la motivation à utiliser des interfaces, approfondissez la syntaxe et la sémantique de la construction. Le cours comprend également un ensemble d’exemples de l’industrie pour montrer comment cela est utilisé dans la vie réelle.